选题一：基于FPGA的实时姿态控制系统

⦁ 设计要求：

设计一套基于倒立摆的实时姿态控制系统。系统通过角度传感器与编码器，实时、精确地采集摆杆倾角、电机转速及旋转方向；采用 FPGA 作为主控计算平台，在其内部实现姿态控制算法，根据反馈信息在线计算控制量，并输出 PWM 驱动信号至直流电机，以实现摆杆的稳定直立控制。在此基础上，系统在稳态条件下具备摆臂定点位置调节能力，可在维持摆杆不倒的同时完成指定位移控制，从而构建一个具有自平衡能力与可控运动能力的实时姿态控制系统。

⦁ 基础要求：

1、摆杆起摆控制，设计并实现一个控制逻辑，使得静止下垂的摆杆能够被抬起，在起摆时控制电机控制转速和转向，摆杆最终实现停在垂直位置附近。

2、摆杆自平衡控制，设计并完成一套自平衡控制系统算法。系统能实时采集摆杆角度偏差，通过FPGA逻辑运算输出PWM占空比，控制电机的转速和转向，使倒立的摆杆能够长时间稳定地保持在垂直平衡位置。

3、摆杆起摆时，要求在平衡后，摆杆会缓慢停在垂直位置附近，无明显震荡。在平衡控制时，摆杆长时间保持稳定，不倒下。且能抵抗轻微的外部推力，并在短时间内恢复稳定。

⦁ 拓展要求：

1、在保持摆杆平衡的基础上，加入位置控制，通过键盘或拨码开关设定目标位置，控制电机平滑地移动到指定方向并保持静止。

2、可尝试让电机按照特定的速度曲线或轨迹运动，同时保持摆杆不倒。

3、在位置控制过程中，需要保证摆杆在移动过程中始终保持直立。

⦁ 适配板卡：

易思达 J280姿态控制系统竞赛套件

选题二：基于 FPGA 的实时多音色合成电子乐器引擎

⦁ 设计要求：

设计一套基于 FPGA 的实时多音色合成电子乐器引擎。系统依托电容触摸、光电感应、压力检测、无接触手势等任意自研交互方案，实现至少 2 个独立可控演奏维度的动作采集，精准识别选音、和弦、触发、拨弦等演奏指令。以 FPGA 为核心并行计算平台，在硬件逻辑层搭建专属实时音频合成引擎，采用波表采样、加法合成、FM 调频或物理建模等任意合规算法，对演奏控制信号进行逐样本、逐声部实时音频运算，最终通过 I2S 接口输出音频信号至 DAC 解码发声。系统充分发挥 FPGA 并行流水线运算优势，具备高复音并发能力、多音色切换、多维表情调控特性，严格控制演奏延迟，构建低延迟、高实时性、高表现力的纯硬件实时电子乐器系统。

⦁ 基础要求：

1、多维交互控制检测。自主设计演奏交互形态，基于各类传感器实现演奏动作精准采集，支持选音、触发、拨弦、力度感应等操作，具备至少 2 个独立可控维度，交互逻辑灵敏稳定，适配乐器演奏场景。

2、FPGA 纯硬件实时音频合成。完整音频生成通路全部基于 FPGA HDL 硬件逻辑实现，支持逐样本实时音频运算，可采用波表采样、加法合成、FM 调频、物理建模等任意方案；严格控制演奏延迟，实现控制信号到音频输出总延迟 ≤10ms，杜绝软件串行运算滞后问题。

3、合规实时发声与多复音能力。系统基础复音数 ≥4，支持四路及以上独立声部同时并发发声。严格遵循赛题合规要求：所有输出音频均由 FPGA 根据实时演奏指令逐音、逐样本实时生成，支持单音实时变调、ADSR 包络调控、多声部实时混音，严禁直接播放预录 PCM 音频、预置推流及整段录音触发，保障实时合成核心属性。

⦁ 拓展要求：

1、超高规模并行合成引擎。突破基础复音限制，实现复音数 ≥32，或单音加法合成分量 ≥32 路，或多条并行物理建模运算单元，最大化发挥 FPGA 并行计算优势，提升振荡器整体吞吐量。

2、多维表情控制与音频效果处理。搭建 ≥3 维演奏表情调控逻辑，支持力度动态、滑音、颤音等演奏效果；支持 ≥2 种乐器音色自由切换；在 FPGA 硬件内部实现混响、延迟、合唱等数字音频效果器，丰富演奏听觉层次。

3、极致低延迟与实时视听反馈。系统优化流水线架构，将演奏延迟压缩至 ≤5ms 且实现确定性无抖动延迟；基于 FPGA 硬件逻辑实时生成可视化反馈，包含 LED 演奏指引、李萨如图形、实时频谱、波形显示等视听效果。

4、智能联动与脱机拓展功能。实现脱机演奏 LED 曲目指引功能，辅助规范演奏节奏；可搭载蓝牙模块与手机 App 联动，支持在线曲谱下载、演奏键位自定义、演奏录音回传等拓展功能，提升系统智能化与实用性。

⦁ 核心评分规则与现场验证标准:

1、振荡器统计规则：独立发声单元为包含独立相位累加器、频率调控、包络控制的完整振荡器；单波表采样查表不计多谐波数量，仅计单个振荡器；加法合成按运算分量统计、FM 按调制运算器统计、物理建模按并行弦/模态单元统计。

2、系统吞吐量指标：以「同时活跃可闻独立振荡器总数 × 实际音频输出采样率」为核心评分依据，过采样不叠加加分。

3、现场验证要求：支持测试模式下输出多路不同频率音频，频谱可观测对应数量独立谱峰，同时可通过 RTL 代码佐证纯硬件实时合成通路，验证无预录音频播放行为。

⦁ 适配板卡：

Sipeed Tang系列开发板 Tang Nano 20K / Primer 25K / Mega 60K / Mega 138K

选题三：基于FPGA的具身智能机器人实时感知与自主控制系统设计

⦁ 设计要求：

具身智能机器人需要同时具备环境感知、运动控制和自主决策能力。其中，传感器数据处理、运动控制与避障等任务对实时性要求极高，非常适合采用 FPGA 实现；而视觉识别、场景理解等高级智能功能则可由高性能边缘计算平台完成。

本赛题要求参赛队伍基于 FPGA 构建机器人实时控制系统，并探索 FPGA 与边缘AI协同工作的实现方案。

⦁ 基础要求：（仅使用 FPGA + 软核CPU即可完成）

任务1：多传感器感知

完成以下传感器接入：

• 摄像头采集与图像显示

• IMU姿态数据采集

实时显示：

• 摄像头画面

• 姿态角信息

任务2：运动控制

实现移动机器人运动控制：

• 前进

• 后退

• 转向

• 定点旋转

支持编码器反馈闭环控制。

任务3：实时避障

利用超声波、TOF或激光测距模块实现：

• 障碍物检测

• 自动减速

• 自动停车

• 自主绕障

任务4：自主导航

机器人能够在指定场景中完成：

• 起点到终点自主移动

• 障碍物避让

• 路径点导航

⦁ 拓展要求：(允许使用 RK3588等边缘AI平台)

任务5：视觉目标识别

实现目标检测或目标跟踪功能，例如：

• 人员识别

• 物体识别

• 指定目标跟随

任务6：智能任务执行

结合视觉识别结果，实现：

• 指定目标搜索

• 语义导航

• 自主任务执行

例如：

找到红色水瓶并移动到其附近

⦁ 适配板卡：

小梅哥 ACG720 / ACG750 / BX72 / ACG138-RK3588-CORE