晨熙家族
登录后查看文件
登录
注册
暂不登录
Register 会员注册
看不清,换一张
《会员注册协议》
注册协议 X

在注册前,敬请您阅读以下内容,在进行注册程序过程中,点击“同意并继续”按钮即表示用户完全接受本协议项下的全部条款。
第一条 会员资格

在您承诺完全同意本服务条款并在高云半导体官方网站完成注册程序后,即可成为本网站会员,享受高云半导体官方网站为您提供的服务。

第二条:会员权限

1、任何会员均有义务遵守本规定及其它网络服务的协议、规定、程序及惯例。

第三条:会员资料

1、为了使我们能够更好地为会员提供服务,请您提供详尽准确的个人资料,如更改请及时更新,提供虚假资料所造成的后果由会员承担;

2、会员有责任保管好自己的注册密码并定期修改避免造成损失,由于会员疏忽所造成的损失由会员承担。用户应当对以其用户帐号进行的所有活动和事件负法律责任。

第四条:会员资格的取消

如发现任何会员有以下故意行为之一,本网保留取消其使用服务的权利,并无需做出任何补偿;

1、可能造成本网站全部或局部的服务受影响,或危害本网站运行;

2、以任何欺诈行为获得会员资格;

3、以任何非法目的而使用网络服务系统;

第五条:附则

1、以上规定的范围仅限于犀牛云网站www.gowinsemi.com.cn

2、 本网会员因违反以上规定而触犯有关法律法规,一切后果自负,高云半导体官方网站不承担任何责任;

3、在本条款规定范围内,广东高云半导体科技股份有限公司拥有最终解释权。

特性
产品参数
文档
参考设计
设计资源
购买咨询
晨熙家族
特性

高云半导体 GW2A 系列 FPGA 产品是高云半导体晨熙®家族第一代产品, 内部资源丰富,具有高性能的 DSP 资源,高速 LVDS 接口以及丰富的 B-SRAM 存储器资源,这些内嵌的资源搭配精简的 FPGA 架构以及 55nm 工艺使 GW2A 系列 FPGA 产品适用于高速低成本的应用场合。


高云半导体 GW2A 系列 FPGA 产品(车规级)是高云半导体晨熙®家族第一代产品,内部资源丰富,具有高性能的 DSP 资源,高速 LVDS 接口以及丰富的 BSRAM 存储器资源,这些内嵌的资源搭配精简的 FPGA 架构以及55nm工艺使GW2A系列FPGA产品(车规级)适用于高速低成本的应用场合。


高云半导体 GW2AR 系列 FPGA 产品是高云半导体晨熙®家族第一代产品,是一款系统级封装芯片,在GW2A系列基础上集成了丰富容量的SDRAM存储芯片,同时具有 GW2A 系列高性能的 DSP 资源,高速 LVDS 接口以及丰富的 B-SRAM 存储器资源,这些内嵌的资源搭配精简的 FPGA 架构以及55nm 工艺使 GW2AR 适用于高速低成本的应用场合。


高云半导体 GW2AN 系列 FPGA 产品是高云半导体晨熙®家族第一代具有非易失性的 FPGA 产品,内部资源丰富,高速 LVDS 接口以及丰富的BSRAM 存储器资源、NOR Flash 资源,这些内嵌的资源搭配精简的 FPGA架构以及 55nm 工艺使 GW2AN 系列 FPGA 产品适用于高速低成本的应用场合。


高云半导体 GW2AN-55 器件是高云半导体晨熙®家族第一代具有非易失性的 FPGA 产品,内部资源丰富,具有高性能的 DSP 资源,高速 LVDS 接口以及丰富的 BSRAM存储器资源,这些内嵌的资源搭配精简的 FPGA 架构以及 55nm 工艺使GW2AN-55 器件适用于高速低成本的应用场合。


高云半导体 GW2ANR 系列 FPGA 产品是高云半导体晨熙®家族第一代产品,是一款系统级封装、具有非易失性的 FPGA 产品,在 GW2A 系列基础上集成了丰富容量的 SDRAM 及 NOR Flash 存储芯片,同时具有 GW2A系列高性能的 DSP 资源,高速 LVDS 接口以及丰富的 B-SRAM 存储器资源,这些内嵌的资源搭配精简的 FPGA 架构以及 55nm 工艺使 GW2ANR 适用于高速低成本的应用场合。



晨熙家族




优势
特性
低功耗

-   55nm SRAM 工艺

-   核电压:1.0V

-   支持时钟动态打开/关闭

支持多种I/O 电平标准

-   LVCMOS33/25/18/15/12;LVTTL33,SSTL33/25/18 I, II, SSTL15 HSTL18 I, II, HSTL15 I PCI, LVDS25, RSDS, LVDS25E, BLVDSE MLVDSE, LVPECLE, RSDSE

-   提供输入信号去迟滞选项

-   支持4mA、8mA、16mA、24mA 等驱动能力

-   提供输出信号Slew Rate 选项

-   提供输出信号驱动电流选项

-   对每个I/O 提供独立的Bus Keeper、上拉/下拉电阻及Open Drain 输出选项

-   支持热插拔

高性能 DSP 模块

-   高性能数字信号处理能力

-   支持9 x 9,18 x 18,36 x 36bits 的乘法运算和54bits 累加器

-   支持多个乘法器级联

-   支持寄存器流水线和旁路功能

-   预加运算实现滤波器功能

-   支持桶形移位寄存器

丰富的基本逻辑单元

-   4 输入LUT(LUT4)

-   双沿触发器

-   支持移位寄存器和分布式存储器

支持多种模式的静态随机存储器

-   支持双端口、单端口以及伪双端口模式

-   支持字节写使能

灵活的 PLL 资源

-   实现时钟的倍频、分频和相移

-   全局时钟网络资源

编程配置模式

-   支持JTAG 配置模式

-   支持4 种GowinCONFIG 配置模式:SSPI、MSPI、CPU、SERIAL

-   支持 JTAG、SSPI 模式直接编程 SPI Flash,其他模式可以通过 IP的方式编程 SPI Flash

-   支持数据流文件加密和安全位设置

优势
特性
低功耗

-   55nm SRAM 工艺

-   核电压:1.0V

-   支持时钟动态打开/关闭

支持多种I/O 电平标准

-   LVCMOS33/25/18/15/12;LVTTL33,SSTL33/25/18 I, II, SSTL15 HSTL18 I, II, HSTL15 I PCI, LVDS25, RSDS, LVDS25E, BLVDSE MLVDSE, LVPECLE, RSDSE

-   提供输入信号去迟滞选项

-   支持4mA、8mA、16mA、24mA 等驱动能力

-   提供输出信号Slew Rate 选项

-   提供输出信号驱动电流选项

-   对每个I/O 提供独立的Bus Keeper、上拉/下拉电阻及Open Drain 输出选项

-   支持热插拔

高性能 DSP 模块

-   高性能数字信号处理能力

-   支持9 x 9,18 x 18,36 x 36bits 的乘法运算和54bits 累加器

-   支持多个乘法器级联

-   支持寄存器流水线和旁路功能

-   预加运算实现滤波器功能

-   支持桶形移位寄存器

丰富的基本逻辑单元

-   4 输入LUT(LUT4)

-   双沿触发器

-   支持移位寄存器和分布式存储器

支持多种模式的静态随机存储器

-   支持双端口、单端口以及伪双端口模式

-   支持字节写使能

灵活的 PLL 资源

-   实现时钟的倍频、分频和相移

-   全局时钟网络资源

编程配置模式

-   支持JTAG 配置模式

-   支持4 种GowinCONFIG 配置模式:SSPI、MSPI、CPU、SERIAL

-   支持 JTAG、SSPI 模式直接编程 SPI Flash,其他模式可以通过 IP的方式编程 SPI Flash

-   支持数据流文件加密和安全位设置

优势
特性

低功耗

-   55nm SRAM 工艺

-   核电压:1.0V

-   支持时钟动态打开/关闭


集成 SDRAM 系统级封装芯片



支持多种 I/O 电平标准

-   LVCMOS33/25/18/15/12;LVTTL33,SSTL33/25/18 I, II, SSTL15;
    HSTL18 I, II, HSTL15 I;PCI, LVDS25, RSDS, LVDS25E, BLVDSE,
    MLVDSE, LVPECLE, RSDSE

-   提供输入信号去迟滞选项

-   支持4mA、8mA、16mA、24mA等驱动能力

-   提供输出信号Slew Rate选项

-   提供输出信号驱动电流选项

-   对每个I/O提供独立的Bus Keeper、上拉/下拉电阻及Open Drain输出选项

-   支持热插拔

高性能DSP模块

-   高性能数字信号处理能力

-   支持9 x 9,18 x 18,36 x 36bits的乘法运算和54bits累加器

-   支持多个乘法器级联

-   支持寄存器流水线和旁路功能

-   预加运算实现滤波器功能

-   支持桶形移位寄存器

丰富的基本逻辑单元

-   4输入LUT(LUT4)

-   双沿触发器

-   支持移位寄存器和分布式存储器

支持多种模式的静态随机存储器

-   支持双端口、单端口以及伪双端口模式

-   支持字节写使能

灵活的PLL资源

-   实现时钟的倍频、分频和相移

-   全局时钟网络资源

编程配置模式

-   支持JTAG配置模式

-   支持 4 种 GowinCONFIG 配置模式:SSPI、MSPI、CPU、SERIAL

-   支持数据流文件加密和安全位设置

优势
特性

低功耗

-   55nm SRAM 工艺

-   EV版本:支持1.0V核电压

-   LV版本:支持1.2V核电压

-   UV版本:支持2.5V及3.3V核电压

-   支持时钟动态打开/关闭

支持多种I/O电平标准


-   LVCMOS33/25/18/15/12;LVTTL33,SSTL33/25/18 I, II, SSTL15;

-   HSTL18 I, II, HSTL15 I;PCI, LVDS25, RSDS, LVDS25E, BLVDSE

-   MLVDSE, LVPECLE, RSDSE

-   提供输入信号去迟滞选项

-   支持 4mA、8mA、16mA、24mA 等驱动能力

-   提供输出信号 Slew Rate 选项

-   提供输出信号驱动电流选项

-   对每个 I/O 提供独立的 Bus Keeper、上拉/下拉电阻及 Open Drain输出选项

-   支持热插拔

丰富的基本逻辑单元

-   4 输入 LUT(LUT4)

-   双沿触发器

-   支持移位寄存器和分布式存储器


集成 NOR FLASH 存储芯片



支持多种模式的静态随机存储器

-   支持双端口、单端口以及伪双端口模式

-   支持字节写使能

灵活的PLL资源

-   实现时钟的倍频、分频和相移

-   全局时钟网络资源

编程配置模式

-   支持JTAG配置模式

-   支持 5 种 GowinCONFIG 配置模式:Autoboot、SSPI、CPU、I2C、SERIAL

-   支持 I2C 透明升级、支持 SSPI 透明升级

-   支持 JTAG、SSPI 模式直接编程 SPI Flash,其他模式可以通过 IP的方式编程 SPI Flash

-   支持数据流文件加密和安全位设置

优势
特性

低功耗

-   55nm SRAM 工艺

-   核电压:1.0V

-   支持时钟动态打开/关闭

支持多种I/O电平标准


-   LVCMOS33/25/18/15/12;LVTTL33,SSTL33/25/18 I, II, SSTL15;

-   HSTL18 I, II, HSTL15 I;PCI, LVDS25, RSDS, LVDS25E, BLVDSE

-   MLVDSE, LVPECLE, RSDSE

-   提供输入信号去迟滞选项

-   支持 4mA、8mA、16mA、24mA 等驱动能力

-   提供输出信号 Slew Rate 选项

-   提供输出信号驱动电流选项

-   对每个 I/O 提供独立的 Bus Keeper、上拉/下拉电阻及 Open Drain输出选项

-   支持热插拔


集成 NOR FLASH 存储芯片



高性能 DSP 模块

-   高性能数字信号处理能力

-   支持 9 x 9,18 x 18,36 x 36bit 的乘法运算和 54bit 累加器

-   支持多个乘法器级联

-   支持寄存器流水线和旁路功能

-   预加运算实现滤波器功能

-   支持桶形移位寄存器

丰富的基本逻辑单元

-   4 输入 LUT(LUT4)

-   双沿触发器

-   支持移位寄存器和分布式存储器

支持多种模式的静态随机存储器

-   支持双端口、单端口以及伪双端口模式

-   支持字节写使能

灵活的PLL资源

-   实现时钟的倍频、分频和相移

-   全局时钟网络资源

编程配置模式

-   支持JTAG配置模式

-   支持 4 种 GowinCONFIG 配置模式:SSPI、MSPI、CPU、SERIAL

-   支持 JTAG、SSPI 模式直接编程 SPI Flash,其他模式可以通过 IP的方式编程 SPI Flash

-   支持数据流文件加密和安全位设置

优势
特性

低功耗

-   55nm SRAM 工艺

-   核电压:1.0V

-   支持时钟动态打开/关闭


集成 SDRAM 系统级封装芯片




集成 NOR FLASH 存储芯片



支持多种 I/O 电平标准

-   LVCMOS33/25/18/15/12;LVTTL33,SSTL33/25/18 I, II, SSTL15;
    HSTL18 I, II, HSTL15 I;PCI, LVDS25, RSDS, LVDS25E, BLVDSE,
    MLVDSE, LVPECLE, RSDSE

-   提供输入信号去迟滞选项

-   支持4mA、8mA、16mA、24mA等驱动能力

-   提供输出信号Slew Rate选项

-   提供输出信号驱动电流选项

-   对每个I/O提供独立的Bus Keeper、上拉/下拉电阻及Open Drain输出选项

-   支持热插拔

高性能DSP模块

-   高性能数字信号处理能力

-   支持9 x 9,18 x 18,36 x 36bits的乘法运算和54bits累加器

-   支持多个乘法器级联

-   支持寄存器流水线和旁路功能

-   预加运算实现滤波器功能

-   支持桶形移位寄存器

丰富的基本逻辑单元

-   4输入LUT(LUT4)

-   双沿触发器

-   支持移位寄存器和分布式存储器

支持多种模式的静态随机存储器

-   支持双端口、单端口以及伪双端口模式

-   支持字节写使能

灵活的PLL资源

-   实现时钟的倍频、分频和相移

-   全局时钟网络资源

编程配置模式

-   支持JTAG配置模式

-   支持 4 种 GowinCONFIG 配置模式:SSPI、MSPI、CPU、SERIAL

-   支持数据流文件加密和安全位设置

产品参数

器件

GW2A-18

GW2A-55

逻辑单元(LUT4)

20,736

54,720

寄存器(FF)

15,552

41,040

分布式静态随机存储器S-SRAM(bits)

41,472

109,440

块状静态随机存储器B-SRAM(bits)

828K

2,520K

块状静态随机存储器数目B-SRAM(个)

46

140

乘法器(18x18 Multiplier)

48

40

锁相环(PLLs)

4

6

I/O Bank 总数

8

8

最多用户 I/O

384

608

核电压

1.0V

1.0V

封装

间距(mm)

尺寸(mm)

E-pad尺寸(mm)

GW2A-18

GW2A-55

QN88:QFN

0.4

10x10

6.74x6.74

66(22)

-

LQ144:LQFP

0.5

20x20

-

119(34)

-

EQ144:LQFP

0.5

20x20

9.74x9.74

119(34)

-

MG196:MBGA

0.5

8x8

-

114(39)

-

PG256:PBGA

1.0

17x17

-

207(73)

-

PG256S:PBGA

1.0

17x17

-

192(72)

-

PG256C:PBGA

1.0

17x17

-

190(64)

-

PG256E:PBGA

1.0

17x17

-

162(29)

-

PG484:PBGA

1.0

23x23

-

319(78)

319(76)

PG1156:PBGA

1.0

35x35

-

-

607(96)

UG324:UBGA

0.8

15x15

-

239(90)

240(86)

UG324D:UBGA

0.8

15x15

-

-

240(71)

UG676:UBGA

0.8

21x21

-

-

525(97)




 

器件

GW2A-18(车规级)

GW2A-55(车规级)

逻辑单元(LUT4)

20736

54720

寄存器(FF)

15552

41040

分布式静态随机存储器 SSRAM(bits)

41472

109440

块状静态随机存储器 BSRAM(bits)

828K

2,520K

块状静态随机存储器数目 BSRAM(个)

46

140

乘法器(18x18 Multiplier)

48

40

最多锁相环(PLLs)[1]

4

6

I/O Bank总数

8

8

最大I/O数

384

608

核电压

1.0V

1.0V

封装

器件

可用的PLL

QN88

GW2A-18(车规级)

PLLL1/PLLR1

PG256

GW2A-18(车规级)

PLLL/PLLR

PG484

GW2A-18(车规级)

PLLL/PLLR

封装

间距(mm)

尺寸(mm)

E-pad尺寸(mm)

GW2A-18(车规级)

GW2A-55(车规级)

QN88

0.4

10 x10

6.74 x 6.74

66(22)

PG256

1

17 x 17

207(73)

PG484

1

23 x 23

319(78)

319(76)

注:[1] 不同封装支持的锁相环数量不同,最多支持6个锁相环。




 

  器件

GW2AR-18

  逻辑单元(LUT4)

20,736

  寄存器(FF)

15,552

  分布式静态随机存储器S-SRAM(bits)

41,472

  块状静态随机存储器B-SRAM(bits)

828K

  块状静态随机存储器数目B-SRAM(个)

46

  SDR/DDR SDRAM(bits)

64M/128M

  PSRAM(bits)

64M

  乘法器(18X18 Multiplier)

48

  锁相环(PLLs)

4

  I/O Bank总数

8

  最多用户I/O

384

  核电压

1.0V

封装

器件

Memory类型

位宽

容量

可用PLL

LQ144[1]

GW2AR-18

SDR SDRAM

32 bits

64M bits

PLLL0/PLLL1/PLLR0/PLLR1

EQ144[1]

GW2AR-18

SDR SDRAM

32 bits

64M bits

EQ144P[1][2]

GW2AR-18

PSRAM

16 bits

64M bits

EQ144PF[1][2]

GW2AR-18

PSRAM

16 bits

64M bits

PG256S

GW2AR-18

SDR SDRAM

32 bits

64M bits

QN88

GW2AR-18

SDR SDRAM

32 bits

64M bits

PLLL1/PLLR1

QN88P[2]

GW2AR-18

PSRAM

16 bits

64M bits

QN88PF[2]

GW2AR-18

PSRAM

16 bits

64M bits

LQ176

GW2AR-18

DDR SDRAM

16 bits

128M bits

PLLL1/PLLR0/PLLR1

EQ176

GW2AR-18

DDR SDRAM

16 bits

128M bits

封装

间距(mm)

尺寸(mm)

E-pad尺寸(mm)

GW2AR-18

LQ144[1]

0.5

20X20

-

120(35)

EQ144[1]

0.5

20x20

9.74 X 9.74

120(35)

EQ144P[1][2]

0.5

20x20

9.74 X 9.74

120(35)

EQ144PF[1][2]

0.5

20x20

9.74 X 9.74

120(35)

PG256S

1.0

17X17

-

192(62)

QN88

0.4

10X10

6.74 X 6.74

66(22)

QN88P[2]

0.4

10X10

6.74 X 6.74

66(22)

QN88PF[2]

0.4

10X10

6.74 X 6.74

66(22)

LQ176

0.4

20x20

-

140(45)

EQ176

0.4

20x20

6 X 6

140(45)


注:[1] LQ144封装和EQ144 / EQ144P/EQ144PF封装的VCCPLLL1与VCC内部短接在一起,详细信息请参考封装手册。

       [2] 'P'表示PSRAM;'F'表示与QN88P/EQ144P相比,QN88PF/EQ144PF调整了部分管脚




 

  器件

GW2ANR-18

  逻辑单元(LUT4)

20,736

  寄存器(FF)

15,552

  分布式静态随机存储器S-SRAM(bits)

41,472

  块状静态随机存储器B-SRAM(bits)

828K

  块状静态随机存储器数目B-SRAM(个)

46

  NOR FLASH(bits)

32M

  SDR SDRAM(bits)

64M

  乘法器(18X18 Multiplier)

48

  最多锁相环(PLLs)

4

  I/O Bank总数

8

  最多用户I/O

384

  核电压

1.0V

封装

器件

Memory类型

位宽

容量

可用PLL

QN88

GW2ANR-18

SDR SDRAM

32 bits

64M bits

PLLL1/PLLR1

NOR FLASH

1 bit

32M bits

封装

间距(mm)

尺寸(mm)

E-pad尺寸(mm)

GW2ANR-18

QN88:QFN

0.4

10x10

6.74x6.74

66(22)

封装

间距(mm)

尺寸(mm)

E-pad尺寸(mm)

GW2ANR-18

UG676

0.8

21x21

-

525(97)






器件

GW2AN-4X

GW2AN-9X

GW2AN-18X

逻辑单元(LUT4)

4608

10368

20736

寄存器/锁存器(Registers/Latches)

3456

7776

15552

分布式静态随机存储器 BSRAM(bits)

36864

41472

41472

块状静态随机存储器 BSRAM(bits)

108K

450K

540K

块状静态随机存储器数目 BSRAM(个)

6

25

30

NOR Flash

16M bit

16M bit

16M bit

最多锁相环(PLLs)

2

2

2

Global Clock

8

8

8

High Speed Clock

8

8

8

LVDS (Mb/s)

1250

1250

1250

MIPI (Mb/s)

1200

1200

1200

I/O Bank总数

9

9

9

最大I/O数

TBD

TBD

384

核电压(EV版本)

1.0V

1.0V

1.0V

核电压(LV版本)

1.2V

1.2V

1.2V

核电压(UV版本)

2.5V/3.3V

2.5V/3.3V

2.5V/3.3V

封装

器件

可用的PLL

PG256

GW2AN-18X

PLLL/PLLR

UG256

GW2AN-18X

PLLL/PLLR

UG324

GW2AN-18X

PLLL/PLLR

UG332

GW2AN-18X

PLLL/PLLR

UG400

GW2AN-18X

PLLL/PLLR

UG484

GW2AN-18X

PLLL/PLLR

封装

间距(mm)

尺寸(mm)

E-pad尺寸(mm)

GW2AN-4X

GW2AN-9X

GW2AN-18X

UG484

0.8

19 x 19

TBD

TBD

393(96)

UG400

0.8

17 x 17

TBD

TBD

335(95)

UG256

0.8

14 x 14

TBD

TBD

207(86)

PG256

1

17 x 17

TBD

TBD

207(86)

UG332

0.8

17 x 17

TBD

TBD

279(82)

UG324

0.8

15 x 15

TBD

TBD

279(74)

PG484

1

23 x 23

TBD

TBD

381(96)


注:文档中GW2AN系列FPGA产品封装命名采用缩写的方式,请参考5.1器件命名;
JTAGSEL_N和JTAG管脚是互斥管脚,JTAGSEL_N引脚和JTAG下载的4个引脚(TCK、TDI、TDO、TMS)不可同时复用为I/O,此表格的数据为JTAG下载的4个引脚复用为I/O时的情况。详细信息请参考GW2AN系列FPGA产品封装与管脚手册






  器件

GW2AN-55

  逻辑单元(LUT4)

54,720

  寄存器(FF)

41,040

  分布式静态随机存储器S-SRAM(bits)

109,440

  块状静态随机存储器B-SRAM(bits)

2,520K

  块状静态随机存储器数目B-SRAM(个)

140

  NOR FLASH(bits)

32M

  乘法器(18X18 Multiplier)

40

  最多锁相环(PLLs)

6

  I/O Bank总数

8

  最多用户I/O

608

  核电压

1.0V

封装

器件

可用PLL

UG676

GW2AN-55

PLLL/PLLR

文档
分类检索
标题
文档ID
版本
发布日期
文件格式
最新
    TN660
    1.2
    2020 / 02 / 24
    PDF
    TN661
    1.0
    2018 / 07 / 02
    PDF
    参考设计

    晨熙家族

    基于高云半导体FPGA的MIPI接口匹配方案


    ▲ 符合标准《MIPI Alliance Standard for DPHY Specification》版本1.1。

    ▲ MIPI CSI2 和 DSI, RX 和 TX 器件接口。


    了解更多

    晨熙家族

    基于高云半导体FPGA的RISC-V方案


    ▲ 包含一个32-bit的RISC-V微处理器和系统外设。



    了解更多

    设计资源
    软件
    覆盖整个设计流程,非常易于使用
    高云云源软件
    开发套件和开发板
    我们的开发板和开发套件能够简化您的设计流程
    高云开发套件系列
    质量管理与可靠性
    利用领先的系统、技术和方法满足严苛的环境与产品要求
    质量管理与可靠性
    加速产品创新速度,降低系统开发成本
    我们致力于提供高效、低成本、高集成度的解决方案,帮助客户提供开发速度,缩短设计周期,推进产品上市时间,为客户抢占市场先机提供稳固保障。
    • 微信公众号
      微信公众号
      微信公众号
      简历投递 jobs@gowinsemi.com
      媒体合作 info@gowinsemi.com
      销售邮箱 sales@gowinsemi.com
    Copyright ©2018 高云
    犀牛云提供企业云服务